> Markdown version of [/jobs/ext/3748375-ingeniero-fpga-diseno-verificacion-e-ip-cores](https://www.wearedevelopers.com/jobs/ext/3748375-ingeniero-fpga-diseno-verificacion-e-ip-cores). Every page supports `.md` or `Accept: text/markdown`. Links point to the HTML versions so they work for humans too. Agent guide: [/agents.md](https://www.wearedevelopers.com/agents.md).

---

# Ingeniero Fpga - Diseño, Verificación E Ip Cores

- **Company:** Grupo Oesía
- **Location:** Ciudad Real, Spain
- **Contract:** Permanent contract
- **Skills:** Field-Programmable Gate Array (FPGA), Tcl (Programming Language), VHSIC Hardware Description Language (VHDL), Working Model 2D, Vivado, Scripting
- **Published:** October 15, 2026
- **Apply:** https://www.buscojobs.com.es/ingeniero-fpga-diseno-verificacion-e-ip-cores-en-ciudad-real-ID-376365559

## About the Role

Se valorará experiencia con Zynq y Ultrascale+, Vivado, IP cores y scripting TCL/XSCT. Modelo de trabajo híbrido en Valdepeñas.

## Description

Grupo Oesía busca un Ingeniero/a FPGA para diseñar, desarrollar e integrar soluciones de alto valor. Trabajarás en un equipo multidisciplinar para convertir conceptos en hardware de criptografía y seguridad, con énfasis en verificación, simulación y desarrollo RTL en VHDL para plataformas Xilinx.Se valorará experiencia con Zynq y Ultrascale+, Vivado, IP cores y scripting TCL/XSCT. Modelo de trabajo híbrido en Valdepeñas.#J-*****-Ljbffr