> Markdown version of [/jobs/ext/3903639-architecte-accelerateurs-ia-co-design-hardware-software-h-f](https://www.wearedevelopers.com/jobs/ext/3903639-architecte-accelerateurs-ia-co-design-hardware-software-h-f). Every page supports `.md` or `Accept: text/markdown`. Links point to the HTML versions so they work for humans too. Agent guide: [/agents.md](https://www.wearedevelopers.com/agents.md).

---

# Architecte Accélérateurs IA - Co-Design Hardware - Software H/F

- **Company:** LR Technologies Groupe
- **Location:** Bois-Colombes, France
- **Experience:** Expert
- **Contract:** Permanent contract
- **Skills:** Toolchain, Application Specific Integrated Circuits, MLIR (Multi-Level Intermediate Representation)
- **Published:** October 24, 2026
- **Apply:** https://www.hellowork.com/fr-fr/emplois/84757923.html

## About the Role

Diplômé(e) d'une école d'ingénieurs, d'un Bac +5 ou d'un doctorat en électronique, architecture des calculateurs ou informatique, vous justifiez d'au moins 5 ans d'expérience sur l'architecture d'accélérateurs IA, idéalement chez un fondeur, un fabricant de puces ou au sein d'une équipe de compilation IA. Vous maîtrisez les architectures GPU, NPU ou TPU, les technologies mémoire HBM et LPDDR, et au moins une chaîne de compilation IA (MLIR, TVM, XLA). Une bonne connaissance de la conception ASIC est attendue. Une expérience dans l'univers des semi-conducteurs ou d'une startup IA hardware sera particulièrement appréciée. Vous utilisez les outils d'IA au quotidien dans votre travail et pouvez en donner des exemples concrets. Doté(e) d'une forte vision système et d'excellentes capacités relationnelles, vous pratiquez un anglais courant, jusqu'au niveau négociation.

Enfin vous souhaitez participer au développement d'une société à taille humaine, Great Place To Work et labellisée ECOVADIS.

## Description

Veille et évaluation des architectures d'accélérateurs IA du marché (GPU, NPU, TPU)

 - Analyse des sous-systèmes mémoire (HBM, LPDDR) et de leur impact sur les performances
 - Étude de la chaîne de compilation IA (MLIR, TVM, XLA) et de son adéquation au matériel
 - Démarche de co-design hardware / software pour optimiser le couple modèle / puce
 - Contribution aux réflexions sur les options ASIC
 - Échanges techniques et négociations avec les fondeurs et fabricants de puces
 - Rédaction de recommandations d'architecture et de rapports d'évaluation