> Markdown version of [/jobs/ext/3945423-flash-layer-firmware-engineer](https://www.wearedevelopers.com/jobs/ext/3945423-flash-layer-firmware-engineer). Every page supports `.md` or `Accept: text/markdown`. Links point to the HTML versions so they work for humans too. Agent guide: [/agents.md](https://www.wearedevelopers.com/agents.md). --- # Flash Layer Firmware Engineer - **Company:** Swissbit - **Location:** Dresden, Germany - **Contract:** Permanent contract - **Skills:** Adobe Flash, Automation of Tests, Datasheets, Software Debugging, Embedded C, Firmware, Field-Programmable Gate Array (FPGA), Python (Programming Language), Raw Data, Subsystems, Information Technology - **Published:** October 27, 2026 - **Apply:** https://jobs.meinestadt.de/dresden/standard?id=260102307 ## About the Role B Ausübungsformen, * Abschluss eines Ingenieurstudiums in Informatik oder einer verwandten Fachrichtung (BSC, MSC oder gleichwertig) * Du bist aufgeschlossen und arbeitest gerne im Team * Fundierte Erfahrung mit Embedded-C-Firmware auf Hardware Interface Level * Fundierte Kenntnisse der NAND-Flash-Architektur und der Zellphysik (Floating Gate, Charge Trap); Erfahrung mit ONFI- oder Toggle-Mode-Protokollen auf Register- und Timing-Ebene * Praktische Erfahrung mit der Inbetriebnahme oder Charakterisierung mindestens einer realen Flash-Technologiegeneration (SLC, pSLC, MLC, TLC oder QLC) * Verständnis der Mechanismen zur NAND-Zuverlässigkeit: Störimpulse, Retention, Vth-Verschiebung und Interferenz zwischen Zellen * Python-Skripting für Testautomatisierung und Analyse von Charakterisierungsdaten * Erfahrung mit verschiedenen Anbietern (Micron, Samsung, Kioxia, SK Hynix, WDC) und das Wissen um deren praktische Unterschiede sind ein großes Plus * Gute Kommunikationsfähigkeiten in Englisch; Deutsch ist von Vorteil. ## Description Interface Wartung Test Automation Informatik Flash Englisch Dokumentation IoT Planung FPGA EDA Security REST Kalibrierung Berufserfahrung Internet der Dinge Inbetriebnahme MSC Validierung Logic Python Optimierung Automated Testing Automation Testing Debugging Deutsch Offenheit Teamfähigkeit Kommunikationsfähigkeit Flexibilität Zuverlässigkeit, Wir suchen einen Flash-Layer-Firmware-Engineer (m/w/d), der verantwortlich ist für das Raw-NAND Interface und den Device Abstraction Layer an der Basis unseres Controller-Firmware-Stacks. Dies umfasst die Implementierung des ONFI-/Toggle-Protokolls, die Inbetriebnahme neuer Flash-Bausteine, die Charakterisierung von Geräten sowie die Pflege des Hardware Abstraction Layer (HAL), die den Rest der Firmware vom herstellerspezifischen Siliziumverhalten isoliert. Der Flash Translation Layer (FTL) ist ein Nutzer deiner Arbeit, nicht dein Hauptanliegen. Und falls du gleich noch weitere Talente mitbringen möchtest, sind wir gern bereit dich und dein Team zu integrieren - vorrangig am Standort Dresden. Dresden ist als Location neu für uns, aber wir sehen dort beste Chancen unsere vernetzten Entwicklungsaktivitäten noch weiter auszubauen. Die räumliche Nähe zur unserem Entwicklungs- und Produktionsstandort in Berlin ist dabei zusätzlich von Vorteil., * Implementierung und Wartung der NAND-Flash-Schnittstellen-Firmware für ONFI 4.x/5.x und Toggle-Modus (JEDEC), Timing-Kalibrierung und Multi-Die-/Multi-Plane-Betrieb * Federführend bei der Einführung neue Flash-Anbieter und -Generationen, vom vorläufigen Datenblatt bis zur Produktionsqualifizierung, einschließlich der Arbeit an FPGA-basierten Prototyping-Plattformen * Charakterisierung des Flash-Geräteverhaltens: Vth-Verteilungen, Lese-/Programmier-/Löschstörungen, Retention, Interferenz zwischen Zellen und deren Entwicklung über P/E-Zyklen und Temperaturen hinweg * Entwicklung und Optimierung von Kalibrierungs- und Read-Retry Strategien im Flash Layer; Weiterleitung von Rohdaten zu BER und Soft-Informationen an das ECC-Subsystem * Dokumentation herstellerspezifischer Verhaltensweisen und Erratas für das gesamte Team * Debugging von Problemen auf Flash-Ebene mit Logic Analyser und Protokollerfassung; Unterstützung der Zuverlässigkeitsqualifizierung (JESD47/218) und der DVT/PVT-Validierung