> Markdown version of [/jobs/ext/4018087-architecte-systeme-h-f](https://www.wearedevelopers.com/jobs/ext/4018087-architecte-systeme-h-f). Every page supports `.md` or `Accept: text/markdown`. Links point to the HTML versions so they work for humans too. Agent guide: [/agents.md](https://www.wearedevelopers.com/agents.md). --- # Architecte Système H/F - **Company:** Arteris Connects Innovation - **Location:** Paris, France - **Salary:** €44,000.0 - €70,000.0 - **Contract:** Permanent contract - **Skills:** Data Centers, Software Debugging, Systems Architecture, SystemVerilog, Verilog, Programming Languages - **Published:** October 30, 2026 - **Apply:** https://startup.jobs/system-architect-magillem-f-h-arteris-9961184 ## About the Role * 5+ ans d'expérience en design et vérification digitale SoC * Solide expérience en architecture de microprocesseurs, cohérence de cache, gestion mémoire et configuration des caches * Expérience dans l'amélioration des flux de vérification via des langages de programmation * Forte expertise en debug de test benches RTL (Verilog, UVM, C) * Expérience dans l'intégration de VIP pour la vérification au niveau bloc et système * Excellentes capacités d'analyse, de communication et de travail en équipe * Autonomie et capacité à travailler avec un minimum de supervision Souhaité * Expérience avec les protocoles Arm AMBA * Expérience avec les générateurs hardware et les méthodologies associées Formation Doctorat ou Master en informatique, électronique ou domaine connexe Rémunération Entre 44 000 € et 70 000 € brut par an. La rémunération sera déterminée en fonction de l'expérience, du niveau de responsabilité et du positionnement par rapport aux collaborateurs occupant des fonctions similaires., Experience & Qualifications Required * 5+ years of experience in SoC digital design and verification * Strong background in microprocessor design, cache coherency, memory ordering, and cache configuration * Experience improving verification flows using software programming languages * Strong RTL (Verilog) and UVM/C test bench debugging skills * Experience integrating vendor-provided VIPs for unit and system-level verification * Excellent problem-solving, communication, and teamwork skills * Self-driven, able to work with minimal supervision Desired * Experience with Arm AMBA protocols * Experience with digital hardware generators and related methodologies ## Description Arteris permet aux équipes d'ingénierie et de conception des entreprises les plus innovantes au monde de connecter et d'intégrer les systèmes sur puce (SoC) qui alimentent les innovations d'aujourd'hui. Si vous avez tenu un smartphone, conduit une voiture électrique ou utilisé une télévision intelligente, vous avez déjà été en contact avec ce que nous faisons chez Arteris. Ici, l'avenir est littéralement entre vos mains - et lorsqu'il ne l'est pas, il est probablement dans un drone, un satellite ou dans le cloud d'un centre de données. Nous avons pour ambition de révolutionner la conception des SoC et recherchons des talents prêts à s'investir dans de nouvelles méthodologies de design et de vérification. Votre rôle En tant que Achitecte Système vous jouerez un rôle clé dans le développement de la nouvelle génération de solutions IP Arteris, notamment pour des architectures d'interconnexion de type chiplet hautement configurables. Vous serez basé(e) à Sophia Antipolis au sein de l'équipe Advanced Engineering et contribuerez à façonner l'avenir de la vérification des SoC. Responsabilités principales * Piloter le développement de test benches avancés pour la validation des interconnexions de nouvelle génération * Coordonner les activités de vérification au sein de l'équipe d'ingénierie * Définir, documenter, développer et exécuter des tests de vérification RTL et des plans de couverture au niveau système * Contribuer aux activités de vérification de performance et de vérification « power-aware » * Analyser les régressions et déboguer des designs RTL en Verilog et SystemVerilog * Améliorer et raffiner les processus, méthodologies et métriques de vérification, As a System Architect, you will play a leading role in developing the next generation of Arteris IP solutions, enabling verification of highly configurable chiplet interconnect architectures. You will be based in Sophia Antipolis within the Advanced Engineering team and contribute to shaping the future of SoC verification. Key Responsibilities * Lead the development of advanced test benches for next-generation interconnect validation * Coordinate verification activities across the engineering team * Define, document, develop, and execute RTL verification tests and coverage at system level * Contribute to performance verification and power-aware verification * Triaging regressions and debugging RTL designs in Verilog and SystemVerilog * Improve and refine verification processes, methodologies, and metrics