> Markdown version of [/jobs/ext/430847-hw-designer-senior-asic-soc-design-h-f](https://www.wearedevelopers.com/jobs/ext/430847-hw-designer-senior-asic-soc-design-h-f). Every page supports `.md` or `Accept: text/markdown`. Links point to the HTML versions so they work for humans too. Agent guide: [/agents.md](https://www.wearedevelopers.com/agents.md).

---

# Hw Designer Senior Asic - Soc Design H/F

- **Company:** Celad
- **Location:** Caen, France (Remote available)
- **Experience:** Expert
- **Contract:** Permanent contract
- **Skills:** Artificial Intelligence, Unix, Code Coverage, Software Quality, Linux, Embedded C, Perl (Programming Language), Python (Programming Language), SystemVerilog, Verilog, VHSIC Hardware Description Language (VHDL), Application Specific Integrated Circuits
- **Published:** June 19, 2026
- **Apply:** https://www.hellowork.com/fr-fr/emplois/80343892.html

## About the Role

Votre Profil & l'Environnement technique dans lequel vous évoluerez :- Expérience de 5 ans minimum en conception et/ou vérification ASIC / SoC- Maîtrise des langages VHDL, Verilog et SystemVerilog - Solides compétences en RTL Design, Digital Verification et méthodologies ASIC / SoC - Bonne connaissance des outils EDA, des simulations RTL/Gate-Level et des analyses de couverture - Maîtrise de Python et/ou Perl pour l'automatisation - Environnement technique : Unix/Linux, ASIC/SoC Design, Code Coverage, C embarqué, co-simulation HW/SW - Une expérience sur des processeurs RISC, en Design Methodology ou sur des projets intégrant l'IA appliquée au hardware constitue un véritable atout - Anglais technique permettant d'évoluer dans un environnement international Quelques infos importantes à retenir :- Expérience de 5 ans minimum sur un poste similaire- 2 jours de télétravail par semaine- Date de démarrage : ASAP- Type de contrat : CDI, Votre Profil & l'Environnement technique dans lequel vous évoluerez :

 - Expérience de 5 ans minimum en conception et/ou vérification ASIC / SoC

 - Maîtrise des langages VHDL, Verilog et SystemVerilog

 - Solides compétences en RTL Design, Digital Verification et méthodologies ASIC / SoC

 - Bonne connaissance des outils EDA, des simulations RTL/Gate-Level et des analyses de couverture

 - Maîtrise de Python et/ou Perl pour l'automatisation

 - Environnement technique : Unix/Linux, ASIC/SoC Design, Code Coverage, C embarqué, co-simulation HW/SW

 - Une expérience sur des processeurs RISC, en Design Methodology ou sur des projets intégrant l'IA appliquée au hardware constitue un véritable atout

 - Anglais technique permettant d'évoluer dans un environnement international

Quelques infos importantes à retenir :

 - Expérience de 5 ans minimum sur un poste similaire, Anglais technique
Intelligence artificielle
Linux
VHDL
Création d'une base documentaire
ASIC
Python
UNIX
Perl

## Description

Dans le cadre d'un projet innovant autour de la conception de circuits intégrés et de l'intégration de l'intelligence artificielle dans les flux de développement hardware, nous recherchons un(e) Senior ASIC / SoC Design & Verification Engineer.

Vous participerez à la mise en oeuvre de nouvelles méthodologies de conception et de vérification assistées par IA afin d'optimiser le développement d'IP et de SoC complexes.

Votre mission :

Au sein d'une équipe projet, vous serez en charge de :

 - Participer à la conception et à la vérification de modules numériques et de systèmes sur puce (SoC).

 - Développer et optimiser les méthodologies de Design et Verification.

 - Contribuer à la mise en place d'outils et d'agents IA pour l'automatisation des activités de conception.

 - Réaliser les simulations RTL et Gate-Level.

 - Assurer l'analyse de couverture et la validation fonctionnelle.

 - Optimiser les performances, la consommation et la qualité du code.

 - Participer à la gestion des problématiques de synchronisation et de métastabilité.

 - Développer des scripts d'automatisation en Python ou Perl.

 - Rédiger la documentation technique et les guides utilisateurs.

 - Collaborer avec les équipes hardware, software et EDA.


## Related Videos

- [More efficient software for more efficient microchips](https://www.wearedevelopers.com/videos/1164-more-efficient-software-for-more-efficient-microchips)
- [Docker network without Docker](https://www.wearedevelopers.com/videos/1418-docker-network-without-docker)
- [WeAreDevelopers LIVE - Node and Package Security](https://www.wearedevelopers.com/videos/2138-wearedevelopers-live-node-and-package-security)
- [Hiring AI Native Talents](https://www.wearedevelopers.com/videos/100268-hiring-ai-native-talents)
- [Docker exec without Docker](https://www.wearedevelopers.com/videos/1094-docker-exec-without-docker)
- [The Time Paradox: Building Timezone-Safe Python/Django Applications](https://www.wearedevelopers.com/videos/1915-the-time-paradox-building-timezone-safe-python-django-applications)

## Related Articles

- [Top 6 Hackathons for Developers in 2023](https://www.wearedevelopers.com/magazine/263-top-6-hackathons-for-developers-in-2023)
- [Where To Find Software Engineering Jobs](https://www.wearedevelopers.com/magazine/396-where-to-find-software-engineering-jobs)
- [Where to Find Entry-Level Software Engineering Jobs](https://www.wearedevelopers.com/magazine/397-where-to-find-entry-level-software-engineering-jobs)
- [Fully Remote Software Engineer Jobs](https://www.wearedevelopers.com/magazine/447-fully-remote-software-engineer-jobs)
- [Find a Developer Job: 12 Best Job Sites For Developers](https://www.wearedevelopers.com/magazine/165-find-a-developer-job-12-best-job-sites-for-developers)
- [Dev Digest 121 - AI goes offline](https://www.wearedevelopers.com/magazine/456-dev-digest-121-ai-goes-offline)