> Markdown version of [/jobs/ext/4575023-staff-hardware-design-engineer-ingenieur-staff-en-conception-microelectronique](https://www.wearedevelopers.com/jobs/ext/4575023-staff-hardware-design-engineer-ingenieur-staff-en-conception-microelectronique). Every page supports `.md` or `Accept: text/markdown`. Links point to the HTML versions so they work for humans too. Agent guide: [/agents.md](https://www.wearedevelopers.com/agents.md). --- # Staff Hardware Design Engineer / Ingénieur staff en conception microélectronique - **Company:** Arteris Connects Innovation - **Location:** Biot, France - **Experience:** Expert - **Salary:** €70,000.0 - €85,000.0 - **Contract:** Permanent contract - **Skills:** Artificial Intelligence, C++ (Programming Language), Communications Protocols, Data Centers, Python (Programming Language), PCI Express, Performance Tuning, Simulation Software, SystemC, SystemVerilog, Verilog, Scripting, Script Language, Information Technology, Hardware Infrastructure - **Published:** November 5, 2026 - **Apply:** https://startup.jobs/staff-hardware-design-engineer-ingenieur-staff-en-conception-microelectronique-h-f-arteris-10682359 ## About the Role Qualification et expériences requises: * 5 à 8 ans d'expérience dans la conception de SoC/IP/NoC * Solide connaissance des protocoles de communication cohérents et non cohérents (AMBA, AXI, ACE, PCIe, CXL, CHI, ou autres) * Bonne compréhension des architectures de CPU (ARM/RISC-V) et des systèmes de cache * Expérience pratique du flux de conception SoC/IP (spécification, architecture, codage RTL, vérification, synthèse, contraintes de timing et puissance) * Bonnes compétences en résolution de problèmes, communication et travail d'équipe * Maîtrise de Verilog/SystemVerilog et des outils de simulation (Cadence/Synopsys/Mentor) * Expérience avec SystemC, C++, Python ou langages de script est un plus * Anglais courant à l'écrit et à l'oral Education Requirements Master (Bac+5) en ingénierie électronique, informatique ou équivalent, * 5 to 8 years of experience in SoC/IP/NoC design * Strong knowledge of coherent and non-coherent communication protocols (AMBA, AXI, ACE, PCIe, CXL, CHI, or others) * Good understanding of CPU architectures (ARM/RISC-V) and cache systems * Hands-on experience with SoC/IP design flow (specification, architecture, RTL coding, verification, synthesis, timing and power constraints) * Strong problem-solving, communication, and teamwork skills * Proficiency in Verilog/SystemVerilog and simulation tools (Cadence/Synopsys/Mentor) * Experience with SystemC, C++, Python, or scripting languages is a plus * Fluent English (written and spoken) Education Requirements * Education: Master's degree (or equivalent) in electrical engineering, computer science, or related field ## Description Arteris permet aux équipes d'ingénierie et de conception des marques les plus transformatrices du monde de connecter et d'intégrer les systèmes sur puce (SoC) d'aujourd'hui qui alimentent l'innovation moderne. Si vous avez tenu un smartphone, conduit une voiture électronique ou allumé une télévision intelligente, vous avez été en contact avec ce que nous faisons chez Arteris. Ici, l'avenir est littéralement entre vos mains - et quand ce n'est pas le cas, il y a de fortes chances qu'il soit survolé par un drone, un satellite ou dans le cloud d'un centre de données! Le rôle consiste à concevoir et développer des composants Hardware pour les IP d'Arteris, en assurant leur qualité et leur livraison dans les temps. Vous travaillerez en étroite collaboration avec une équipe de design et de vérification sur le développement de réseaux sur puce (NoC) hautement configurables. Vous contribuerez aux discussions techniques avec les équipes d'application engineering et les clients. Vos principales responsabilités: * Concevoir et développer des blocs hardware pour les IP configurables, incluant le codage RTL et l'optimisation des performances. * Participer à la rédaction des spécifications d'architecture pour les composants NoC. * Développer et maintenir des environnements de vérification pour assurer la qualité du design. * Collaborer avec les équipes de vérification pour atteindre les objectifs de couverture fonctionnelle. * Travailler en étroite collaboration avec les équipes hardware et software pour garantir l'intégration cohérente des composants. * Participer à l'amélioration continue des méthodologies de conception et de vérification. * Contribuer aux discussions techniques avec les clients et l'équipe application engineering. * Documenter le design et assurer le suivi de vos développements., Staff Hardware Design Engineer Location: Sophia Antipolis, France Arteris connects innovation. Our technology helps the world's most visionary companies - from startups to Fortune 500 leaders - build smarter, faster semiconductors, specifically SoCs and chiplets. From the car you drive, to the AI in the cloud, Arteris connects the innovative tech that shapes tomorrow. What You'll Do as a Staff Hardware Design Engineer at Arteris The role involves designing and developing hardware components for ARTERIS products, ensuring their quality and timely delivery. You will work closely with a design and verification team on the development of highly configurable network-on-chip (NoC) solutions. You will contribute to technical discussions with application engineering teams and customers. Key Responsibilities * Design and develop hardware blocks for configurable IPs, including RTL coding and performance optimization. * Participate in writing architecture specifications for NoC components. * Develop and maintain verification environments to ensure design quality. * Collaborate with verification teams to achieve functional coverage goals. * Work closely with hardware and software teams to ensure cohesive component integration. * Participate in continuous improvement of design and verification methodologies. * Contribute to technical discussions with customers and application engineering team. * Document designs and track development progress.