> Markdown version of [/jobs/ext/4677894-ingeniero-a-de-diseno](https://www.wearedevelopers.com/jobs/ext/4677894-ingeniero-a-de-diseno). Every page supports `.md` or `Accept: text/markdown`. Links point to the HTML versions so they work for humans too. Agent guide: [/agents.md](https://www.wearedevelopers.com/agents.md).

---

# Ingeniero/a de diseño

- **Company:** Grupo Oesía
- **Location:** Rivas-Vaciamadrid, Spain
- **Contract:** Permanent contract
- **Skills:** Reduced Instruction Set Computing, Application Specific Integrated Circuits
- **Published:** November 12, 2026
- **Apply:** https://www.adzuna.es/details/5961463339

## About the Role

* Grado o máster en ingeniería electrónica, telecomunicaciones, tecnologías industriales o similar.
 * Experiencia de al menos 3 años en labores DFT (Design for Test) para ASICs o SoCs.
 * Conocimientos en scan insertion, ATPG, MBIST y/o LBIST.
 * Experiencia en herramientas EDA (Cadence, Synopsys).
 * Se valorará: participación en ciclos completos de desarrollo ASIC, experiencia en validación de silicio y bring up, conocimientos en ARM, RISC-V y arquitecturas SoC., Casi 50 años de trayectoria nos han llevado a desarrollar productos y servicios que ya benefician a millones de personas en sanidad, seguridad y defensa, espacio, telecomunicaciones, finanzas, logística y el sector agroalimentario. Pero lo que realmente nos diferencia son las personas que hacen posible cada uno de esos proyectos., Queremos que desarrolles todo tu potencial. Por ello construimos entornos profesionales basados en la igualdad de oportunidades, la inclusión y el reconocimiento del talento de cada persona. Fomentamos un entorno donde el talento puede aprender, colaborar y seguir creciendo, aportando nuevas ideas y desarrollando todo su potencial. Porque la innovación nace cuando diferentes perspectivas trabajan con un mismo propósito.

## Description

* Diseñar e implementar estrategias de testabilidad (DFT; Design for Test) para circuitos ASIC y sistemas SoC.
 * Desarrollar estructuras de test y diagnóstico para circuitos integrados como scan chains, MBIST o LBIST.
 * Participar en actividades de generación y validación de patrones de test (ATPG).
 * Colaborar con los equipos de diseño, verificación e implementación física.
 * Analizar métricas de cobertura y optimizar las soluciones de test durante el desarrollo.
 * Dar soporte a las actividades de validación de silicio y fabricación.