> Markdown version of [/jobs/ext/4696199-ingeniero-fpga-diseno-y-verificacion-avanzada](https://www.wearedevelopers.com/jobs/ext/4696199-ingeniero-fpga-diseno-y-verificacion-avanzada). Every page supports `.md` or `Accept: text/markdown`. Links point to the HTML versions so they work for humans too. Agent guide: [/agents.md](https://www.wearedevelopers.com/agents.md).

---

# Ingeniero FPGA - Diseño y Verificación Avanzada

- **Company:** Grupo Oesía
- **Location:** Valdepeñas, Spain
- **Contract:** Permanent contract
- **Skills:** Software Debugging, Field-Programmable Gate Array (FPGA), Python (Programming Language), VHSIC Hardware Description Language (VHDL), Vivado, ModelSim
- **Published:** November 13, 2026
- **Apply:** https://www.jobleads.com/es/job/ingeniero-fpga-diseno-y-verificacion-avanzada--valdepenas--e719e28e133e38bb14b59a9dc0627e51e

## About the Role

El rol requiere mínimo 3 años de experiencia, dominio de Vivado, AXI y herramientas de debug como Chipscope, con habilidades en Python para automatización y verificación.

## Description

Grupo Oesía busca un ingeniero/a FPGA para diseñar, integrar y optimizar soluciones criptográficas en FPGA en entornos de alto valor para clientes estratégicos. Se trabajará en un equipo multidisciplinar, diseñando módulos en VHDL, realizando verificación en Modelsim y validaciones sobre Xilinx Zynq/Ultrascale+.

El rol requiere mínimo 3 años de experiencia, dominio de Vivado, AXI y herramientas de debug como Chipscope, con habilidades en Python para automatización y verificación.