> Markdown version of [/jobs/ext/4697828-ingenieur-fpga-confirme-senior-prototypage-et-migration-de-plateformes-xilinx-pour-la-connectivite-sans-fil-alpes-maritimes-06-h-f](https://www.wearedevelopers.com/jobs/ext/4697828-ingenieur-fpga-confirme-senior-prototypage-et-migration-de-plateformes-xilinx-pour-la-connectivite-sans-fil-alpes-maritimes-06-h-f). Every page supports `.md` or `Accept: text/markdown`. Links point to the HTML versions so they work for humans too. Agent guide: [/agents.md](https://www.wearedevelopers.com/agents.md).

---

# Ingénieur Fpga Confirmé - Senior Prototypage et Migration de Plateformes Xilinx pour la Connectivité sans Fil Alpes-Maritimes 06 H/F

- **Company:** L'agence Human
- **Location:** Nice, France
- **Experience:** Experienced
- **Contract:** Permanent contract
- **Skills:** Bash Shell, Bluetooth, Software Debugging, Field-Programmable Gate Array (FPGA), Python (Programming Language), System on a Chip, SystemVerilog, Tcl (Programming Language), Verilog, Wi-Fi Technology, Vivado, Scripting, Application Specific Integrated Circuits
- **Published:** November 13, 2026
- **Apply:** https://www.hellowork.com/fr-fr/emplois/85453511.html

## About the Role

Formation Bac +5 (école d'ingénieurs ou master) en électronique, microélectronique ou systèmes embarqués- Volet 1 : 5 ans d'expérience minimum en conception FPGA- Volet 2 : 8 ans d'expérience minimum, avec une expertise reconnue sur les composants AMD/Xilinx- Maîtrise de Vivado, de Verilog/SystemVerilog et de l'analyse timing- Pratique du scripting (TCL, Python, Shell)- Une expérience du prototypage ASIC (HAPS, Palladium, Zebu) ou d'une migration de famille FPGA est un vrai plus- Une connaissance des protocoles WiFi ou Bluetooth est appréciée- Anglais technique courant, Formation Bac +5 (école d'ingénieurs ou master) en électronique, microélectronique ou systèmes embarqués

 - Volet 1 : 5 ans d'expérience minimum en conception FPGA

 - Volet 2 : 8 ans d'expérience minimum, avec une expertise reconnue sur les composants AMD/Xilinx

 - Maîtrise de Vivado, de Verilog/SystemVerilog et de l'analyse timing

 - Pratique du scripting (TCL, Python, Shell)

 - Une expérience du prototypage ASIC (HAPS, Palladium, Zebu) ou d'une migration de famille FPGA est un vrai plus

 - Une connaissance des protocoles WiFi ou Bluetooth est appréciée

 - Anglais technique courant

EUR

Anglais technique
Shell
Bluetooth
Wi-Fi
Tcl
Python
Scripting

Ingénieur Fpga Confirmé - Senior Prototypage et Migration de Plateformes Xilinx pour la Connectivité sans Fil Alpes-Maritimes 06 H/F

## Description

Selon votre profil, vous interviendrez sur l'un des deux volets suivants :

Volet 1 : Prototypage FPGA (WiFi)

 - Maintenir et faire évoluer les plateformes de prototypage FPGA basées sur Xilinx Vivado et Synopsys HAPS

 - Réaliser l'analyse timing et assurer la timing closure des designs

 - Debugger les designs sur carte et analyser les dysfonctionnements

 - Automatiser les flows de synthèse et d'implémentation (TCL, Python, Shell)

 - Développer et faire évoluer des modules en Verilog et SystemVerilog

 - Accompagner les équipes software et validation dans l'utilisation des plateformes

Volet 2 : Migration FPGA (Bluetooth)

 - Piloter la migration d'une plateforme FPGA existante vers une nouvelle génération de composants AMD/Xilinx

 - Analyser l'existant et définir la stratégie de portage (architecture, IP, contraintes, horloges)

 - Adapter les designs RTL et les contraintes à la nouvelle cible

 - Assurer la timing closure et la validation sur la nouvelle plateforme

 - Apporter votre expertise FPGA SoC (Zynq, MPSoC, Versal) aux équipes projet