Ingénieur en Vérification UVM Cible ASIC / FPGA / SOC F/H

ELSYS Design

Canton de Valbonne, France

2 days ago

Role details

Contract type

Permanent contract

Employment type

Full-time (> 32 hours)

Working hours

Regular working hours

Languages

French, English

Experience level

Junior

Compensation

€ 55K

Job location

Remote

Canton de Valbonne, France

Tech stack

C++

Code Coverage

Embedded C

Perl

Field-Programmable Gate Array (FPGA)

Python

Specman

SystemVerilog

Tcl (Programming Language)

Verilog

VHDL

Application Specific Integrated Circuits

Backend

Script Language

Job description

Nous recherchons un ingénieur en microélectronique, justifiant d'une première expérience réussie en vérification au niveau IP ou system (top level) de SoC.

Responsabilités

Capacité à rédiger et critiquer des plans de vérification précis et faciles à réutiliser.
Expertise avancée dans le développement de code réutilisable et scalable, avec une profonde maîtrise du System Verilog et une compétence avérée en méthodologie UVM.
Solide compétence dans la planification exhaustive et l'écriture précise de la couverture fonctionnelle ainsi que la couverture de code (coverage) pour assurer une vérification rigoureuse.
Maîtrise avancée des langages de script tels que Python, Perl, Tcl, démontrant la capacité à concevoir des scripts pour automatiser et optimiser les nouveaux flux de travail de vérification.
Familiarité approfondie avec les outils de pointe et les processus avancés liés au développement de bancs de tests, englobant tous les aspects du cycle de vérification (Siemens / Cadence / Synopsys)
Expérience significative avec les langages C/C++, attestant de la capacité à rédiger des tests de base en C pour renforcer la vérification système globale.
Communication facile pour échanger avec les autres membres de l'équipe et les autres métiers (design / DFT / backend)

Requirements

Ingénieur en micro-électronique de formation, vous justifiez d'une première expérience significative en Vérification de code RTL avec la méthodologie UVM.

De plus vous avez déjà acquis les compétences suivantes :

Maîtrise étendue de la vérification de System-on-Chip (SoC) en utilisant la méthodologie UVM.
Expertise approfondie dans la conception et l'implémentation de tests dirigés en langage C, illustrant une polyvalence technique.
Excellente compétence dans l'utilisation de langages de programmation variés, tels que VHDL, Verilog/SystemVerilog, C embarqué, Specman.
Capacité à aborder les défis de la vérification de manière holistique, en adaptant les langages aux exigences spécifiques de chaque situation.
Aisance en anglais, aussi bien à l'oral qu'à l'écrit, facilitant une communication efficace au sein d'équipes internationales.

Si vous êtes motivé(e) par l'innovation technologique et que vous souhaitez contribuer à des projets d'envergure, nous serions ravis de recevoir votre candidature. Rejoignez-nous pour faire la différence dans le monde du développement FPGA !