Ingénieur Design Fpga - Brest H/F

ELSYS Design
Rennes, France
26 days ago

Role details

Contract type
Permanent contract
Employment type
Full-time (> 32 hours)
Experience level
Starter
Compensation
€35,000.0 - €50,000.0
Working hours
Regular working hours

Tech stack

JIRA Unit Testing Field-Programmable Gate Array (FPGA) SystemVerilog Verilog VHSIC Hardware Description Language (VHDL) Application Specific Integrated Circuits Git

Job description

ELSYS Design recherche un(e) ingénieur(e) en microélectronique pour intégrer nos équipes et participer au développement d’IPs sur FPGAs et/ou ASICs. Dans ce contexte, vous travaillerez en équipe pour assurer le bon développement des IPs et assurer leurs intégrations Top level , accompagné de notre leader technique.

Vos responsabilités :

  • Participer à la définition de l’architecture des IPs

  • Implémenter la description RTL de ces blocs.

  • Intégrer au niveau top

  • Vérifier les modules en Tests Unitaires

  • Construire et exécuter les plans de vérification en collaboration avec l’équipe Vérification

  • Rédiger la documentation interne et externe

L’agence de rattachement de cette offre se situe à Rennes mais le poste se situe sur Brest. L’agence de rattachement de cette offre se situe à Rennes. L’agence de rattachement de cette offre se situe à Rennes.

Requirements

Vous détenez un diplôme ingénieur Bac +5 en électronique et justifiez d’au moins une première expérience professionnelle sur FPGA ou ASIC numériques.

  • Vous maîtrisez au moins un des langages suivants VHDL, Verilog ou SystemVerilog

  • Vous avez déjà travaillé avec des outils de gestion de configuration (GIT ou équivalent) et ticketing (Jira)

  • Et surtout, vous savez travailler dans différents contextes et nouer de bonnes relations de travail au sein de votre équipe technique !, Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?, Git Création d’une base documentaire ASIC Jira

Benefits & conditions

10 jours de RTT par an

  • Allocation repas ou Titre restaurant presque intégralement pris en charge

  • Mutuelle Santé Famille

  • Compte Epargne Temps

  • Participation et Intéressement

  • Prime de cooptation de 1000 ou 1500 €

  • Prime de vacances

  • Prime Transport de 200 € net par an et 50 € brut mensuel.

About the company

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système.

Apply for this position

This job is hosted externally. Click below to view the full posting and apply.

Apply on www.hellowork.com

Good distractions

Talks and stories from around this role — technically off-topic, practically not.

3:05 min

Integrating an assistant application with Jira software

Felix Augenstein · LIVE

6:21 min

Investigating push inefficiencies with upstream Git experts

Jonathan Creamer · Coffee With Developers

3:52 min

Comparing French work-life balance principles with international engineering practices

Chris Heilmann +2 · LIVE

5:47 min

Integrating user stories and test automation via Jira tools

Christoph Ruggenthaler · LIVE

56 sec

Favorite git commands and the importance of patch commits

Eileen Uchitelle Eileen Uchitelle +1 · Coffee With Developers

3:43 min

Designing a reliable technical hiring and interview process

Andreas Klinger Andreas Klinger +1 · Coffee With Developers

Videos

See all

Related articles

See all