Ingénieur Système Industriel - Confirmé 4- Fpga H/F

2db7a7724dfca8c02a6fbbc3f3149ae4
Saint-Quentin, France
15 days ago
Apply on www.hellowork.com
Prepare application

Role details

Contract type
Temporary contract
Employment type
Full-time (> 32 hours)
Experience level
Experienced
Working hours
Regular working hours

Tech stack

Field-Programmable Gate Array (FPGA) Performance Tuning Systems Development Life Cycle Requirements Management Requirements Traceability Verification and Validation (Software) Static Timing Analysis System on a Chip SystemVerilog Verilog VHSIC Hardware Description Language (VHDL) Wintel
+2 more
Vivado ModelSim

Job description

Dans le cadre du développement de systèmes électroniques et de systèmes embarqués, la mission consiste à concevoir, développer, vérifier et optimiser des architectures FPGA. Le consultant travaillera sur des solutions de traitement du signal, de chiffrement ou de vidéo, en collaboration avec les équipes systèmes et logicielles.

Missions :

  • Analyser les besoins et définir les architectures FPGA adaptées.
  • Concevoir et développer des blocs IP en VHDL, principalement, ou en Verilog/SystemVerilog.
  • Développer des fonctions de traitement du signal, de chiffrement ou de vidéo.
  • Travailler sur des FPGA Xilinx, Intel ou Microchip.
  • Réaliser les simulations et la validation fonctionnelle des développements.
  • Développer et utiliser des bancs de tests, notamment avec UVM.
  • Réaliser la synthèse, le placement-routage et l’analyse des timings.
  • Assurer la fermeture des timings (Static Timing Analysis).
  • Utiliser les outils Vivado, Quartus Prime ou Libero SoC.
  • Rédiger les spécifications techniques et assurer la traçabilité des exigences avec DOORS.
  • Collaborer avec les équipes systèmes et logicielles pour l’intégration Hardware/Software sur SoC.
  • Participer à la résolution des problèmes techniques et à l’optimisation des performances.

Requirements

Profil recherchéMaîtrise du VHDL.Bonnes connaissances en Verilog/SystemVerilog.Expérience en conception et développement FPGA.Maîtrise de la simulation avec ModelSim / QuestaSim.Maîtrise d’au moins un environnement FPGA : Vivado, Quartus Prime ou Libero SoC.Connaissances en synthèse, placement-routage et analyse statique des timings.Expérience en vérification et validation fonctionnelle.Capacité à travailler sur des architectures SoC / Hardware-Software.Compétences appréciées : Expérience avec UVM.Connaissance des FPGA Xilinx Versal / Zynq.Expérience sur les FPGA Intel ou Microchip.Connaissance du traitement du signal, de la vidéo ou du chiffrement.Maîtrise de DOORS et de la gestion des exigences.Expérience dans les secteurs aéronautique, défense ou systèmes embarqués., * Maîtrise du VHDL.

  • Bonnes connaissances en Verilog/SystemVerilog.
  • Expérience en conception et développement FPGA.
  • Maîtrise de la simulation avec ModelSim / QuestaSim.
  • Maîtrise d’au moins un environnement FPGA : Vivado, Quartus Prime ou Libero SoC.
  • Connaissances en synthèse, placement-routage et analyse statique des timings.
  • Expérience en vérification et validation fonctionnelle.
  • Capacité à travailler sur des architectures SoC / Hardware-Software.

Compétences appréciées :

  • Expérience avec UVM.
  • Connaissance des FPGA Xilinx Versal / Zynq.
  • Expérience sur les FPGA Intel ou Microchip.
  • Connaissance du traitement du signal, de la vidéo ou du chiffrement.
  • Maîtrise de DOORS et de la gestion des exigences.
  • Expérience dans les secteurs aéronautique, défense ou systèmes embarqués.

EUR

VHDL Routage Optimisation des performances Traitement du signal Quartus ModelSim

Benefits & conditions

Durée : 12 mois, Taux journalier :Salaire selon profil

Apply for this position

This job is hosted externally. Click below to view the full posting and apply.

Apply on www.hellowork.com
Prepare application

Good distractions

Talks and stories from around this role — technically off-topic, practically not.

5:59 min

Compiling routing logic into certified safety microcontrollers

Ulrich Wurstbauer +1 · LIVE

3:52 min

Comparing French work-life balance principles with international engineering practices

Chris Heilmann +2 · LIVE

7:40 min

In-vehicle infotainment systems and graphical functional safety validation

Denis Grahovac · World Congress 2021

Videos

See all

Related articles

See all