Fpga Engineer

Overview¿Tiene lo que se necesita para triunfar?La siguiente información debe ser leída atentamente por todos los candidatos.En este rol trabajarás en un proyecto estable en Valdepeñas, abordando el diseño y verificación de criptografía implementada en FPGAs.Colaborarás con equipos multinacionales para optimizar algoritmos y su ejecución en plataformas Xilinx.Podrás influir en la arquitectura RTL y en la validación a través de simulación y pruebas en hardware.Es una oportunidad para avanzar en tecnología de punta y contribuir a proyectos de alcance nacional e internacional.Compensaciones / Beneficiosempresa multinacional reconocidaproyectos estables e innovadoresplan de carreraacceso a plataformas de formacióncompensación flexibleempresa igualitaria con CSRResponsabilidadesAnalizar fundamentos matemáticos de algoritmos criptográficos y técnicas de optimizaciónDescribir RTL de algoritmos criptográficos en VHDL y realizar implementación en tecnología XilinxVerificación funcional mediante herramientas de simulaciónVerificación en FPGA usando TCL y scripts CTXSRequisitos principalesVHDL altamente sintetizableVerificación de circuitos lógicos con bancos de pruebas VHDL y simulador (Modelsim)xkdbapoFPGAs Zynq y Ultrascale+Entorno de diseño VivadoDiseño de bloques IP de usuarioConocimientos avanzados de AXI (AXI4-Lite, AXI-MM, AXI-Stream)ChipscopeScripts TCL en XSCTVHDL avanzadoVerificación con simulación (Modelsim)Zynq y Ultrascale+ FPGAsVivadoDiseño de IP coresAXI (AXI4-Lite, AXI-MM, AXI-Stream)

empresa igualitaria con CSR ResponsabilidadesAnalizar fundamentos matemáticos de algoritmos criptográficos y técnicas de optimización Describir RTL de algoritmos criptográficos en VHDL y realizar implementación en tecnología Xilinx Verificación funcional mediante herramientas de simulación Verificación en FPGA usando TCL y scripts CTXS Requisitos principalesVHDL altamente sintetizable Verificación de circuitos lógicos con bancos de pruebas VHDL y simulador (Modelsim) xkdbapoFPGAs Zynq y Ultrascale+ Entorno de diseño Vivado Diseño de bloques IP de usuario Conocimientos avanzados de AXI (AXI4-Lite, AXI-MM, AXI-Stream) Chipscope Scripts TCL en XSCT VHDL avanzado Verificación con simulación (Modelsim) Zynq y Ultrascale+ FPGAs Vivado Diseño de IP cores AXI (AXI4-Lite, AXI-MM, AXI-Stream)