Architecture Développement ASIC Numérique / FPGA (H/F)

Définition de l’architecture système et composant

• Analyser les spécifications système, ASIC, FPGA et SoC.
• Définir l’architecture générale du composant.
• Réaliser le partitionnement des fonctions entre les différents blocs matériels.
• Définir les interfaces internes et externes.
• Garantir la cohérence fonctionnelle, technique et industrielle de l’architecture proposée.
• Veiller à l’application des standards, méthodes et règles de conception du projet.

Conception et micro-architecture

• Définir la micro-architecture des fonctions les plus critiques ou complexes.
• Valider les choix de conception réalisés par les équipes de développement.
• Arbitrer les décisions techniques impactant les performances, la consommation, la robustesse ou les délais du programme.
• Évaluer et anticiper les contraintes d’intégration et d’évolution de l’architecture.

Pilotage technique des activités de conception

• Coordonner les activités techniques des équipes de designers ASIC et FPGA.
• Assurer la synchronisation entre les métiers Architecture, Design RTL, Vérification, IVVQ et Implémentation Physique.
• Fournir les orientations techniques nécessaires aux équipes de développement.
• Garantir la cohérence des développements réalisés sur l’ensemble du projet.

Gestion des risques techniques

• Identifier les points critiques techniques et les risques d’architecture.
• Définir les plans de mitigation associés.
• Anticiper les problématiques liées aux performances, à la consommation, au timing et à l’industrialisation.
• Accompagner la résolution des problématiques techniques majeures rencontrées au cours du développement.

Expertise technique avancée

Prendre en charge ou superviser les problématiques relatives à :

• Gestion et optimisation de la consommation énergétique.
• Robustesse aux radiations et effets environnementaux.
• Intégrité des signaux.
• Fermeture temporelle (Timing Closure).
• Fiabilité et sûreté de fonctionnement.
• Tolérance aux fautes.
• Architectures multi-domaines d’horloge.
• Gestion avancée des interfaces haut débit.

Choix technologiques

• Préconiser les technologies ASIC ou FPGA adaptées aux contraintes du projet.
• Participer au choix des librairies IP et composants tiers.
• Définir les techniques de mitigation des effets physiques.
• Évaluer les impacts des choix technologiques sur les coûts, les performances et les risques.
• Accompagner les équipes lors des décisions stratégiques d’architecture.

Gouvernance technique

• Participer aux revues d’architecture et aux jalons majeurs du programme.
• Valider les décisions techniques structurantes avant passage aux phases suivantes.
• Fournir les recommandations techniques à la Direction Projet.
• Contribuer aux comités techniques et aux arbitrages stratégiques.

Documentation

• Rédiger ou valider les documents d’architecture.
• Garantir la qualité et la cohérence de la documentation technique.
• Assurer la traçabilité entre les exigences système et les choix d’architecture.

Environnement technique

Langages et technologies : VHDL, Verilog, SystemVerilog, SystemC, Python, TCL, Bash

Technologies ASIC : Synthèse logique, DFT(Design For Test), Place & Route, Analyse statique temporelle, Vérifications post-layout, Technologies CMOS avancées

Technologies FPGA : type Xilinx, Microchip, Intel, NanoXplore…

Outils CAO : Siemens, Synopsys, Cadence…

Maitrise d’un système de gestion de version

Maitrise environnement de travail LINUX.

Diplôme d’Ingénieur en électronique ou systèmes embarqués.

Expérience en Architecture du Développement ASIC Numérique / FPGA de 2-3 ans exigée.

Vous êtes rigoureux(se), autonome et appréciez les environnements techniques complexes et exigeants.

Dans le cadre du développement de systèmes électroniques complexes dans les secteurs spatial, défense ou industriel, Activus Group recherche pour le compte de son client basé à Toulouse plusieurs Architectes en développement FPGA / ASIC Numérique afin d’intervenir sur la conception et l’implémentation de composants numériques critiques au sein d’environnements ASIC, FPGA et SoC.