Senior FPGA / HDL Engineer

Indra
Madrid, Spain
9 days ago
Apply on www.adzuna.es
Prepare application

Role details

Contract type
Permanent contract
Employment type
Full-time (> 32 hours)
Experience required
2 years minimum
Working hours
Regular working hours
Job source

Tech stack

Computer-Aided Design Cloud Computing Digital Architecture Firmware Field-Programmable Gate Array (FPGA) Systems Development Life Cycle SystemVerilog Verilog VHSIC Hardware Description Language (VHDL) Application Specific Integrated Circuits ModelSim

Job description

Lideramos el desarrollo de soluciones tecnológicas punteras que refuerzan la seguridad nacional e internacional. ? ¡Únete a nuestro equipo de Sistemas Críticos de Defensa! En nuestro posicionamiento como compañía líder en el ámbito de defensa, buscamos incorporar un/a Senior FPGA / HDL Engineer - Data Links, para participar en proyectos estratégicos nacionales y europeos asociados al Combat Cloud, contribuyendo al desarrollo de sistemas digitales complejos en entornos altamente exigentes y regulados., * Diseñar y desarrollar módulos HDL (VHDL y/o Verilog/SystemVerilog) para sistemas embebidos de Defensa.

  • Definir, desarrollar y ejecutar testbenches avanzados para verificación funcional, utilizando metodologías UVM y Assertion-Based Verification.
  • Analizar y optimizar diseños digitales para cumplir requisitos estrictos de área, timing, consumo y robustez.
  • Implementar soluciones en plataformas FPGA y ASIC, gestionando constraints y flujos completos de síntesis y cierre de timing.
  • Colaborar estrechamente con equipos de firmware y software embebido para garantizar la correcta integración del sistema completo.
  • Elaborar documentación técnica rigurosa conforme a normativas de defensa y entornos regulados.
  • Participar en revisiones técnicas y decisiones clave de arquitectura digital., Te incorporarás a una iniciativa estratégica dentro de los programas de Defensa orientada al desarrollo de capacidades avanzadas de interconexión, comunicaciones seguras y procesamiento distribuido, claves para los futuros sistemas colaborativos de combate. Participarás en el diseño de sistemas críticos, con impacto directo en capacidades operativas reales, trabajando en colaboración con equipos altamente especializados., Al crear una alerta, aceptas nuestros Términos y condiciones y Política de privacidad, y el uso de cookies.

Requirements

No es necesario cumplir el 100 % de los requisitos. Queremos conocerte y saber qué puedes aportar ? Experiencia mínima de 10 años en desarrollo HDL (VHDL y/o Verilog/SystemVerilog). Experiencia contrastada en diseño para FPGA (Xilinx, Intel/Altera, Microsemi) y ASIC. Conocimiento profundo de simulación y verificación (ModelSim, Questa, UVM). Experiencia en diseño de sistemas digitales complejos, buses de comunicación y arquitecturas embebidas. Familiaridad con estándares y normativas de Defensa (MIL-STD, DO-254, DO-178). Manejo avanzado de herramientas CAD para síntesis, STA y análisis. Capacidad para trabajar en entornos regulados, con alto nivel de exigencia técnica y trazabilidad. Buen nivel de documentación técnica y comunicación en entornos multidisciplinares. Disponibilidad para trabajar en Alcobendas, en modelo híbrido (40 % teletrabajo anual).

Benefits & conditions

  • Estabilidad y futuro ? : Proyectos a largo plazo en una compañía líder en Defensa.
  • Tecnología de alto nivel ?: Sistemas digitales críticos en programas estratégicos.
  • Entorno experto ?: Trabajo con equipos senior y altamente especializados.
  • Flexibilidad real : Modelo híbrido con 40 % de teletrabajo anual.
  • Plan de carrera técnico ?: Crecimiento profesional adaptado a tu seniority.
  • Formación continua ?: Open University y Udemy for Business (+6.000 cursos).
  • Beneficios y descuentos ?: Ocio, bienestar y compensación flexible.
  • Retribución competitiva ? acorde a experiencia y contribución.

Apply for this position

This job is hosted externally. Click below to view the full posting and apply.

Apply on www.adzuna.es
Prepare application

Good distractions

Loading talks and stories from around this role…