Ingénieur en Vérification UVM pour cible ASIC / FPGA / SOC F/H

ELSYS Design
Valbonne, France
2 months ago

Role details

Contract type
Permanent contract
Employment type
Full-time (> 32 hours)
Experience level
Starter
Compensation
€18,000.0
Working hours
Regular working hours
Languages
English

Tech stack

Java (Programming Language) .NET Framework Computer-Aided Design Systems Engineering Big Data C++ (Programming Language) Cloud Computing Code Coverage Cyber Security DevOps Embedded C Perl (Programming Language)
+12 more
Field-Programmable Gate Array (FPGA) Python (Programming Language) Machine Learning Software Engineering Specman SystemVerilog Tcl (Programming Language) Verilog VHSIC Hardware Description Language (VHDL) Application Specific Integrated Circuits Backend Script Language

Job description

Nous recherchons un ingénieur en microélectronique, justifiant d’une première expérience réussie en vérification au niveau IP ou system (top level) de SoC.

Voici l’ensemble de vos responsabilités :

  • Capacité à rédiger et critiquer des plans de vérification précis et faciles à réutiliser.
  • Expertise avancée dans le développement de code réutilisable et scalable, avec une profonde maîtrise du System Verilog et une compétence avérée en méthodologie UVM.
  • Solide compétence dans la planification exhaustive et l’écriture précise de la couverture fonctionnelle ainsi que la couverture de code (coverage) pour assurer une vérification rigoureuse.
  • Maîtrise avancée des langages de script tels que Python, Perl, Tcl, démontrant la capacité à concevoir des scripts pour automatiser et optimiser les nouveaux flux de travail de vérification.
  • Familiarité approfondie avec les outils de pointe et les processus avancés liés au développement de bancs de tests, englobant tous les aspects du cycle de vérification (Siemens / Cadence / Synopsys)
  • Expérience significative avec les langages C/C++, attestant de la capacité à rédiger des tests de base en C pour renforcer la vérification système globale.
  • Communication facile pour échanger avec les autres membres de l’équipe et les autres métiers (design / DFT / backend), Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?

Requirements

Ingénieur en micro-électronique de formation, vous justifiez d’une première expérience significative en Vérification de code RTL avec la méthodologie UVM.

De plus vous avez déjà acquis les compétences suivantes :

  • Maîtrise étendue de la vérification de System-on-Chip (SoC) en utilisant la méthodologie UVM.
  • Expertise approfondie dans la conception et l’implémentation de tests dirigés en langage C, illustrant une polyvalence technique.
  • Excellente compétence dans l’utilisation de langages de programmation variés, tels que VHDL, Verilog/SystemVerilog, C embarqué, Specman.
  • Capacité à aborder les défis de la vérification de manière holistique, en adaptant les langages aux exigences spécifiques de chaque situation.
  • Aisance en anglais, aussi bien à l’oral qu’à l’écrit, facilitant une communication efficace au sein d’équipes internationales., * Electronique : analogique, numérique, FPGA, puissance, RF…
  • Logiciel embarqué : temps réel, firmware, Linux, C, asm, …
  • Logiciel applicatif : développement logiciel (Java, C++, .NET, Web, Mobile, Big Data, Cloud), validation, système, intégration, DevOps, data science, machine learning, business intelligence, cybersécurité, génie logiciel…
  • Mécanique : CAO, calcul de structure, simulation thermique, optimisation…
  • Autres profils : chef de projet, architecte, intégrateur, ingénieur d’études, business manager…

Les postes sont en CDI et sont rattachés aux centres techniques de Grenoble, Lyon, Nice Sophia Antipolis, Aix-en-Provence, Toulouse, Paris, Rennes, Nantes.

Benefits & conditions

Avantages Salariaux

  • 10 jours de RTT par an
  • Allocation repas ou Titre restaurant presque intégralement pris en charge
  • Mutuelle Santé Famille
  • Compte Epargne Temps
  • Participation et Intéressement
  • Prime de cooptation de 1000 ou 1500 €
  • Prime de vacances
  • Prime Transport de 200 € net par an et 50 € brut mensuel.

About the company

L’agence de rattachement de cette offre se situe à Valbonne Sophia Antipolis. L’agence de rattachement de cette offre se situe à Nice Sophia-Antipolis., ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système., ADVANS GROUP est un partenaire technologique de référence, spécialiste de l’ingénierie des systèmes électroniques, logiciels et mécaniques.

ADVANS Group accompagne les projets à forte valeur ajoutée de grandes sociétés internationales, de PME et de start-up. Conjuguant expertise technique et savoir-faire métier, ses ingénieurs interviennent sur l’ensemble du cycle de développement de systèmes complexes, au sein de nombreuses industries - aérospatiale, défense, énergie, IoT, médical, secteur tertiaire, semi-conducteur, transport etc.

Fondé et managé par des ingénieurs, ADVANS Group cultive un modèle spécifique avec une identité et des valeurs fortes :

  • Systèmes électroniques embarqués - société ELSYS Design
  • Logiciel applicatif - société AViSTO
  • Mécanique des structures et des systèmes - société MECAGINE

Apply for this position

This job is hosted externally. Click below to view the full posting and apply.

Apply on nostalentsnosemplois.auvergnerhonealpes.fr

Good distractions

Talks and stories from around this role — technically off-topic, practically not.

2:17 min

Mapping the maturity roadmap for scaled devops adoption

Dominik Krichbaum Dominik Krichbaum · World Congress 2026 Europe

59 sec

State of the art in software verification

Onur Kasimlar Onur Kasimlar · World Congress 2025

3:18 min

Scaling global network engineering through DevOps culture

Stuart Clark · LIVE

1:05 min

Integrating functional test and validation tooling

Ulrich Wurstbauer +1 · LIVE

3:20 min

Certifying safety-critical automotive software and deploying progressive testing strategies

David Romić · World Congress 2023

2:30 min

Establishing shared definitions for devops and cloud architectures

Bruno Amaro Almeida · World Congress 2022

Videos

See all

Related articles

See all