Ingénieur Design ASIC/FPGA - F/H

ELSYS Design
Canton of Rennes-4, France
2 days ago

Role details

Contract type
Permanent contract
Employment type
Full-time (> 32 hours)
Working hours
Regular working hours
Languages
French
Experience level
Junior
Compensation
€ 50K

Job location

Canton of Rennes-4, France

Tech stack

JIRA
Unit Testing
Field-Programmable Gate Array (FPGA)
SystemVerilog
Verilog
VHDL
Application Specific Integrated Circuits
GIT

Job description

ELSYS Design recherche un(e) ingénieur(e) en microélectronique pour intégrer nos équipes et participer au développement d'IPs sur FPGAs et/ou ASICs. Dans ce contexte, vous travaillerez en équipe pour assurer le bon développement des IPs et assurer leurs intégrations Top level , accompagné de notre leader technique., * Participer à la définition de l'architecture des IPs

  • Implémenter la description RTL de ces blocs.

  • Intégrer au niveau top

  • Vérifier les modules en Tests Unitaires

  • Construire et exécuter les plans de vérification en collaboration avec l'équipe Vérification

  • Rédiger la documentation interne et externe L'agence de rattachement de cette offre se situe à Rennes.

Requirements

  • Vous détenez un diplôme ingénieur BAC +5 en électronique et justifiez d'au moins une première expérience professionnelle sur FPGA ou ASIC numériques.

  • Vous maîtrisez au moins un des langages suivants VHDL, Verilog ou SystemVerilog

  • Vous avez déjà travaillé avec des outils de gestion de configuration (GIT ou équivalent) et ticketing (Jira)

  • Et surtout, vous savez travailler dans différents contextes et nouer de bonnes relations de travail au sein de votre équipe technique !

Apply for this position