Ingénieur Vérification Soc - Sécurité Fonctionnelle H/F

Dans le cadre du développement d’une nouvelle génération de System-on-Chip (SoC) multicoeurs destinés à des applications critiques, vous rejoindrez une équipe en charge de la vérification de la sécurité fonctionnelle des composants.

Vous interviendrez sur la validation des mécanismes de sécurité intégrés au SoC afin de garantir leur conformité aux exigences de sûreté de fonctionnement et aux standards du secteur automobile, notamment ISO 26262. Vous évoluerez dans un environnement de pointe, au coeur des technologies de conception de circuits intégrés, en collaboration avec les équipes de conception, d’architecture et de vérification.

Cette mission vous permettra de contribuer à des projets innovants, en participant à la mise en oeuvre de solutions fiables et sécurisées pour les systèmes embarqués de demain.

Missions

• Définir et mettre en oeuvre les stratégies de vérification de la sécurité fonctionnelle aux niveaux sous-système et SoC.
• Élaborer les plans de vérification, les scénarios de tests et les modèles de couverture à partir des exigences de sécurité.
• Vérifier le bon fonctionnement des mécanismes de sécurité (détection et correction d’erreurs, diagnostics, supervision, gestion des horloges et des resets, traitement des fautes, etc.).
• Concevoir, planifier et exécuter des campagnes d’injection de fautes afin d’évaluer la couverture diagnostique et l’efficacité des mécanismes de sécurité.
• Analyser les métriques de sécurité, la couverture des diagnostics et les comportements du système en réaction aux défauts.
• Identifier, analyser et corriger les anomalies liées à la sécurité fonctionnelle lors des phases de vérification., * Développer et maintenir les environnements de vérification à l’aide de SystemVerilog/UVM, C et Python.
• Réaliser les simulations et le débogage RTL à l’aide des outils de l’écosystème Cadence.
• Assurer la traçabilité entre les exigences de sécurité, les campagnes de tests et les indicateurs de couverture.
• Participer à l’amélioration continue des méthodologies de vérification et favoriser la réutilisation des environnements et des bonnes pratiques sur différents projets SoC.

Profil recherchéDévelopper et maintenir les environnements de vérification à l’aide de SystemVerilog/UVM, C et Python.Réaliser les simulations et le débogage RTL à l’aide des outils de l’écosystème Cadence.Assurer la traçabilité entre les exigences de sécurité, les campagnes de tests et les indicateurs de couverture.Participer à l’amélioration continue des méthodologies de vérification et favoriser la réutilisation des environnements et des bonnes pratiques sur différents projets SoC., Injection Norme QHSE Python

Salaire :40 000 à 48 000