Chief Fpga & Soc Architect - Lógica Programable

Grupo Oesía
Rivas-Vaciamadrid, Spain
1 day ago

Role details

Contract type
Permanent contract
Employment type
Full-time (> 32 hours)
Experience required
10 years minimum
Working hours
Regular working hours

Tech stack

Field-Programmable Gate Array (FPGA) SystemVerilog Verilog VHSIC Hardware Description Language (VHDL) Vivado ModelSim

Job description

Grupo Oesía busca un/a Chief Engineer de Lógica Programable para liderar la definición técnica, el diseño y desarrollo de soluciones FPGA/SoC en proyectos del sector aeroespacial y defensa, ubicados en Madrid y en modalidad híbrida.Se requieren ?10 años de experiencia, Ingeniería electrónica o telecomunicaciones y habilidades de liderazgo técnico.Importante experiencia en verificación UVM, diseño RTL (VHDL/Verilog/SystemVerilog) y herramientas Vivado/ModelSim/LiberoSoC, con foco en DO-254 y#J-*****-Ljbffr

Requirements

Se requieren ?10 años de experiencia, Ingeniería electrónica o telecomunicaciones y habilidades de liderazgo técnico. Importante experiencia en verificación UVM, diseño RTL (VHDL/Verilog/SystemVerilog) y herramientas Vivado/ModelSim/LiberoSoC, con foco en DO-254 y

Apply for this position

This job is hosted externally. Click below to view the full posting and apply.

Apply on www.buscojobs.com.es

Good distractions

Talks and stories from around this role — technically off-topic, practically not.

5:59 min

Compiling routing logic into certified safety microcontrollers

Ulrich Wurstbauer +1 · LIVE

4:18 min

Prioritizing communication and structural awareness over strict tool mastery

Liam Hurrel +1 · WWC 2021

59 sec

State of the art in software verification

Onur Kasimlar Onur Kasimlar · WWC 2025

Videos

See all

Related articles

See all