Leitender Ingenieur für analoges ASIC-Design

Job Title: Leitender Ingenieur für analoges ASIC-Design (m/w/d) (w/m/div.) Job Description: Sind Sie bereit, die Zukunft des Energiemanagements im Automobilbereich neu zu gestalten? Dies ist Ihre Chance, die Entwicklung hochmoderner analoger ASIC-Lösungen maßgeblich voranzutreiben und Innovationen zu ermöglichen, die die nächste Fahrzeuggeneration antreiben. Übernehmen Sie Verantwortung, gestalten Sie Innovationen und hinterlassen Sie einen nachhaltigen Eindruck in einer Branche im stetigen Wandel. In dieser Position übernehmen Sie die technische Führung von Teilteams im Bereich analoges ASIC-Design und steuern die Entwicklung von Energiemanagement-Lösungen der nächsten Generation für die Automobilindustrie. Darüber hinaus leiten Sie komplexe ASIC-Entwicklungsprojekte und verantworten den gesamten Lebenszyklus - von der technischen Koordination in der Akquise- und Designphase bis hin zur finalen Serienfreigabe. Als Spezialist*in für Power Management entwickeln Sie innovative Konzepte und

Schaltungen für Power-Management-ICs (PMICs) sowie System Basis Chips (SBCs). In enger Zusammenarbeit mit internen und externen Partnern entwickeln Sie neue Funktionen für ASIC-Schaltungsblöcke sowie neuartige Schaltungskonzepte und Methoden. Nicht zuletzt harmonisieren Sie Lösungen und Vorgehensweisen innerhalb des Projektteams sowie mit Kundinnen oder Systemarchitektinnen und begleiten Junior Engineers aktiv als Mentor*in. Qualifications: * Ausbildung: Abgeschlossenes Hochschulstudium der Elektrotechnik oder eines vergleichbaren Studiengangs, idealerweise mit Schwerpunkt Mikroelektronik oder Halbleiterentwicklung * Erfahrung und Kenntnisse: Mehrjährige Berufserfahrung in der Entwicklung analoger Mixed-Signal-ICs; Expertise im Power-Management mit Fokus auf das Design von DC/DC-Wandlern, Buck-Boost-Reglern, LDOs, Gate-Treibern und Current-Sense-Amplifiers (CSAs); fundiertes Anwendungs-Know-how im Bereich Automotive Smart Power (z. B. System-IC, PMIC); sicherer Umgang mit branchenüblichen EDA-Tools, insbesondere im Umfeld von Cadence Virtuoso; Erfahrung mit Hardwarebeschreibungssprachen wie Verilog-A * Persönlichkeit und Arbeitsweise: Sie übernehmen Verantwortung für den Gesamterfolg, setzen klare Prioritäten und nutzen Ressourcen effizient; Sie stellen gemeinsame Ziele über Einzelinteressen und wirken positiv auf Ihr Arbeitsumfeld; Sie erkennen und fördern individuelle Stärken im Team; Sie sehen Herausforderungen als Chancen zur Weiterentwicklung und gestalten nachhaltige Lernprozesse * Sprachen: Sehr gute Englischkenntnisse in Wort und Schrift; Deutschkenntnisse sind von Vorteil * Bewerbungsfrist: Bis einschließlich 16. September 2026 * Vergütung: Gemäß unseren Regelungen beträgt das Bruttojahresgehalt für diese Position bei einer 35-Stunden-Woche mindestens 88.000 EUR (bei ganzjähriger Beschäftigung und Erfüllung der Anspruchsvoraussetzungen nach Tarifvertrag) bei umfassender Wahrnehmung der Aufgaben. Zusätzlich gibt es eine individuelle