FPGA-Entwickler (Schwerpunkt Digitale Signalverarbeitung)

HDL-Design und Implementierung

• Implementierung von HDL-Designs in VHDL (Verilog ist für Testbenches zulässig).
• Entwurf und Umsetzung sauber strukturierter, wiederverwendbarer und gut dokumentierter RTL-Module für die Messsignalkette.
• Timing-Analyse und Design-Optimierung bis zum Timing Closure.

Digitale Signalverarbeitung

• Entwurf und Implementierung digitaler Signalverarbeitungsalgorithmen, insbesondere:
• IIR-/FIR-Filter
• Dezimation und Resampling
• Frequenzbereichsanalyse (FFT)
• Umsetzung der DSP-Kette mit Blick auf Genauigkeit, numerische Stabilität und Ressourceneffizienz auf dem FPGA.

Schnittstellen und I/O

• Entwurf und Implementierung von High-Speed-I/O-Schnittstellen zu ADCs, Prozessorsystemen, Echtzeit-Feldbussen und weiteren Geräten.
• Mitwirkung an der Konzeption der I/O- und SoC-Integration für die erste Entwicklungsphase, gemeinsam mit dem Chief Architect.

Verifikation und Dokumentation

• Entwurf und Implementierung von Testbenches für Simulation, Test und Verifikation.
• Dokumentation der Designs und Verifikationsergebnisse für zuverlässige Schnittstellen und die Konformität mit den Spezifikationen.Sicherstellung der Nachvollziehbarkeit zwischen Anforderung, Implementierung und Testnachweis.

• Bachelor-Abschluss oder gleichwertige Qualifikation in einem MINT-Fach.
• Mindestens 5 Jahre Berufserfahrung im FPGA-Design.
• Nachweisbare Expertise in der digitalen Signalverarbeitung (IIR-/FIR-Filter, FFT, Resampling-Algorithmen).
• Sicherer Umgang mit HDL-Design in VHDL.
• Fundiertes Verständnis von Timing-Constraints und Optimierungstechniken für Timing Closure.
• Erfahrung mit Simulationswerkzeugen wie ModelSim sowie mit etablierten Verifikationstechniken.
• Sicherer Umgang mit AMD Vivado.
• Verhandlungssicheres Englisch (C1+) ODER verhandlungssicheres Deutsch (C1+) mit Englisch auf B2-Niveau.

Anforderungsprofil - Nice to Have

• Erfahrung mit Echtzeit-Feldbussen (EtherCAT, PROFINET).
• Erfahrung mit integrierten SoCs (AXI/Avalon, EMIO usw.).
• Erfahrung mit Soft-Prozessoren (MicroBlaze, Nios, Embedded C).
• Kenntnisse der Regelungstechnik.
• Erfahrung mit High-Speed-Techniken für serielle und parallele I/O.

Persönlichkeit und Arbeitsstil

• Fähigkeit und Bereitschaft unter Start-up Bedingungen pragmatisch und strukturiert, gleichzeitig technisch tief und qualitätsbewusst
• Hohe technische Sorgfalt. Du arbeitest präzise, weil in der Messtechnik jedes Bit zählt.
• Eigenständigkeit und Unternehmertum. Du wartest nicht auf detaillierte Briefings, sondern treibst dein Design eigenverantwortlich voran.
• Verifikations-Mentalität. Du betrachtest ein Design erst dann als fertig, wenn es nachweisbar korrekt ist.
• Faktenbasiert und datennah, ohne Buzzword-Bingo. Wir arbeiten quantitativ und mit klaren Bezugsbedingungen.
• Liefer-Mentalität. Du denkst in Outputs und Outcomes, nicht in Meetings und Folien.

• Gestaltungsspielraum von Tag eins: Du baust die FPGA-Entwicklungsfunktion im Unternehmen maßgeblich auf und prägst die Designkultur.
• Direkter Zugang zum Chief Architect und zur Gründerebene. Kurze Wege, klare Entscheidungslogik, keine politische Reibung.
• Technisch anspruchsvolle Aufgabe: Class-A-Power-Quality-Messtechnik an der Grenze des technisch Machbaren.
• Marktfenster: Rechenzentren, Energiewende und EU-Regulatorik schaffen erheblichen Rückenwind im Power-Quality-Segment.
• Attraktives Vergütungspaket mit fixer Festvergütung und variablen Komponenten.
• Perspektive: Mit dem Wachstum der Funktion ist der Ausbau zu einem FPGA-/DSP-Team ausdrücklich vorgesehen, inkl. Aspekten der I/O- und Feldbus-Entwicklung.