Ingeniero de diseño

Vhdl.
Municipality of Madrid, Spain
3 days ago

Role details

Contract type
Permanent contract
Employment type
Full-time (> 32 hours)
Working hours
Regular working hours
Languages
Spanish
Experience level
Senior
Compensation
€ 60K

Job location

Municipality of Madrid, Spain

Tech stack

Communications Protocols
Field-Programmable Gate Array (FPGA)
VHDL

Job description

Una empresa de ingeniería líder busca un/a Ingeniero/a de Diseño de FPGA para unirse a su equipo en Madrid. El rol requiere un mínimo de cinco años de experiencia en diseño FPGA, especialmente con dispositivos Kintex Ultrascale y en el dominio de VHDL. Se ofrece una posición estable con contrato indefinido y modalidad híbrida, permitiendo equilibrar la vida personal y profesional. Forma parte de una organización dinámica y apasionada que trabaja en proyectos globales de alta tecnología., * Diseñar y desarrollar arquitecturas FPGA de alto rendimiento.

  • Realizar bring-up y validación a nivel de placa.
  • Desarrollar código VHDL eficiente y escalable.

Requirements

  • Mínimo cinco años de experiencia reciente en diseño FPGA con dispositivos Kintex Ultrascale.
  • Dominio avanzado de diseño FPGA en VHDL para implementaciones de data paths de alta velocidad.
  • Experiencia en integración de protocolos de comunicación como Aurora., Diseño FPGA VHDL Kintex Ultrascale Aurora Clock domain crossing (CDC)

Benefits & conditions

Contrato indefinido Plan de carrera personalizado Seguro médico Ticket transporte Restaurante Guardería Horario flexible

Apply for this position