Ingénieur-Designer-Rtl-Fpga-Asic-Soc H/F

ELSYS Design
Cachan, France
1 day ago
Apply on www.hellowork.com
Prepare application

Role details

Contract type
Permanent contract
Employment type
Full-time (> 32 hours)
Experience level
Starter
Compensation
€40,000.0 - €45,000.0
Working hours
Regular working hours
Languages
English

Tech stack

Unit Testing Field-Programmable Gate Array (FPGA) SystemVerilog Verilog VHSIC Hardware Description Language (VHDL) Vivado Application Specific Integrated Circuits Git

Job description

La mission consiste à prendre en charge le design de plusieurs blocs d’un circuit intégré et/ou du top level. Les principaux objectifs du poste sont :

  • Participer à la définition des fonctions et de l’architecture,
  • Description des modules à réaliser,
  • Implémentation de la description RTL de ces blocs,
  • Vérification de modules en Tests unitaires.
  • Intégration au niveau Top,
  • Elaboration et exécution du plan de vérification en collaboration avec l’équipe Vérification,
  • Suivi du développement (bug fix ou ajout de nouvelles features).

L’agence de rattachement de cette offre se situe à Paris.

Requirements

Diplome d’ingénieur en Electronique ou équibvalent - Niveau Bac +5:

  • Maitrise d’un langage de description RTL (VHDL, Verilog, SystemVerilog),
  • Première expérience en développement d’ASIC ou de FPGA,
  • Maitrise ou connaissance d’outils de conception (Quartus / Vivado / Libero),
  • Gestion de versions (GIT ou équivalent),
  • Anglais courant (écrit et oral)., Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?, Git ASIC Quartus

Benefits & conditions

10 jours de RTT par an

  • Allocation repas ou Titre restaurant presque intégralement pris en charge

  • Mutuelle Santé Famille

  • Compte Epargne Temps

  • Participation et Intéressement

  • Prime de cooptation de 1000 ou 1500 €

  • Prime de vacances

  • Remboursement de 70% du Pass Navigo en Île-de-France

About the company

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système.

Apply for this position

This job is hosted externally. Click below to view the full posting and apply.

Apply on www.hellowork.com
Prepare application

Good distractions

Talks and stories from around this role — technically off-topic, practically not.

6:21 min

Investigating push inefficiencies with upstream Git experts

Jonathan Creamer · Coffee With Developers

5:59 min

Compiling routing logic into certified safety microcontrollers

Ulrich Wurstbauer +1 · LIVE

56 sec

Favorite git commands and the importance of patch commits

Eileen Uchitelle Eileen Uchitelle +1 · Coffee With Developers

8:07 min

Transitioning from web development to constrained hardware engineering

Philipp-Alexander Blum · LIVE

43 sec

Software engineering journey and local Manchester roots

Jonathan Tang · Coffee With Developers

7:27 min

How Git architecture fundamentally exposes historical code secrets

Dwayne Mcdaniel · LIVE

Videos

See all

Related articles

See all